COUNTER ASINKRON DENGAN DECODER BCD TO 7 SEGMENT

Disusun untuk memenuhi tugas praktikum Elektronika Digital Lanjut

Oleh

Abdul Rozak Ainurrofiq

221344033

2B-TNK



Tanggal Percobaan: Selasa, 12 September 2023

Tanggal Penyerahan: Selasa, 19 September 2023

Instruktur: 1. Ferry Satria, BSEE., M.T.

2. Rahmawati Hasanah, S.ST., M.T.

PROGRAM STUDI D4 TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI BANDUNG

2022-2023

KETERANGAN

1. Kelompok : 3
2. Judul Praktek : Counter asinkron dengan decoder BCD to 7 segment
3. Tanggal Praktek : 12 September 2023
4. Tanggal Pengumpulan Laporan : 19 September 2023
5. Nama Praktikan : Abdul Rozak Ainurrofiq
6. Nama Partner : Lastmi Cahyani
7. Nama Dosen : Ferry Satria, BSEE., M.T.
   Rahmawati Hasanah, S.ST., M.T.

DAFTAR ISI

KETERANGAN 2
DAFTAR ISI.....3
A. MAKSUD DAN TUJUAN PERCOBAAN 4
B. DASAR TEORI.....4
C. ALAT DAN BAHAN YANG DIPERGUNAKAN 6
D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN.....6
E. SOAL DAN HASIL PERCOBAAN 8
F. ANALISA DATA.....21
G. KESIMPULAN 23
H. SARAN.....23
DAFTAR PUSTAKA 24

A. MAKSUD DAN TUJUAN PERCOBAAN


1. Untuk memenuhi tugas mata kuliah Elektronika Digital Lanjut.
2. Mahasiswa mampu memahami cara kerja counter asinkron
3. Mahasiawa mampu memahami cara kerja counter asinkron yang memiliki output 7 segment display
4. Mahasiswa mampu merangkai rangkaian counter asinkron yang memiliki output 7 segment display

B. DASAR TEORI

Edge -Triggered Flip-flop


Edge-triggered flip-flop adalah modifikasi pada flip-flop yang memungkinkan keadaan hanya berubah selama periode waktu kecil ketika pulsa clock berubah dari 0 menjadi 1 atau sebaliknya. Dikatakan memicu di tepi pulsa clock, dan dengan demikian disebut edge-triggered flip-flop. Flip-flop dapat dipicu oleh tepi naik (0->1, atau positive-edge triggered) atau tepi jatuh (1->0, atau negative-edge triggered).

Konsep di balik flip-flop adalah bahwa arus yang mengalir di dalam sirkuit tidak seketika, tetapi selalu memiliki penundaan singkat tergantung pada ukuran sirkuit, gerbang yang harus dilalui, dll.



Dalam diagram ini, akan tampak bahwa persamaan Boolean selalu salah, sehingga rangkaian ini harus selalu menghasilkan output 0. Namun karena ada lag kecil tapi sekarang dalam arus yang melewati gerbang NOT, ada periode waktu yang kecil tapi terbatas ketika dua input ke gerbang AND keduanya akan menjadi 1 (ketika jam bertransisi dari 0 ke 1), dan output dari rangkaian akan menjadi 1.

Waktu yang dibutuhkan dapat dilihat di diagram berikut; waktu tersebut disebut *raising edge trigger*



Penundaan singkat ini dapat digunakan untuk mengubah sirkuit sedemikian rupa sehingga hanya akan berubah selama pemicu tepi singkat ini. Karena Δt lebih kecil dari logika kombinasional apa pun, ini menghilangkan kebutuhan untuk membuat kait kedua untuk mempertahankan keadaan yang valid.

Counter Asinkron

Pencacah (counter) Asinkron menggunakan flip-flop yang dihubungkan secara seri sehingga pulsa clock input nampak beriak melalui pencacah (counter). Sebuah pencacah Asinkron dapat memiliki 2^n-1 mungkin keadaan pencacahan misalnya MOD-16 untuk counter 4-bit, (0-15) sehingga ideal untuk digunakan untuk pembagi frekuensi.

Tetapi juga dimungkinkan untuk menggunakan konfigurasi pencacah asinkron dasar untuk membangun pencacah khusus dengan status pencacahan kurang dari jumlah output maksimumnya. Misalnya, modulo atau pencacah (counter) MOD. Ini dicapai dengan memaksa pencacah untuk mengatur ulang sendiri ke nol pada nilai yang ditentukan sebelumnya menghasilkan jenis pencacah asinkron yang memiliki urutan terpotong.

Kemudian pencacah n-bit yang menghitung hingga modulus maksimumnya (2^n) disebut pencacah sekuensial penuh dan pencacah n-bit yang modulusnya lebih kecil dari kemungkinan maksimum disebut pencacah terpotong.

Tetapi mengapa kita ingin membuat pencacah (counter) terpotong asinkron yang bukan MOD-4, MOD-8, atau modulo lain yang sama dengan kekuatan dua. Jawabannya adalah kita dapat menggunakan logika kombinasional untuk mengambil keuntungan dari input asinkron pada flip-flop.

Jika kita mengambil pencacah (counter) asinkron modulo-16 dan memodifikasinya dengan gerbang logika tambahan, dapat dibuat untuk menghasilkan keluaran pencacah dekade (bagi-oleh-10) untuk digunakan dalam pencacah-an desimal standar dan rangkaian aritmatika.


Pencacah seperti itu umumnya disebut sebagai Pencacah Counter Decade. Pencacah (counter) dekade membutuhkan pengaturan ulang ke nol ketika jumlah output mencapai nilai desimal 10, yaitu. ketika DCBA = 1010 dan untuk melakukan ini kita perlu memasukkan kondisi ini kembali ke input reset.

C. ALAT DAN BAHAN YANG DIPERGUNAKAN


1. Breadboard : 1 buah
2. Adaptor 5V 2A : 1 buah
3. Jack DC Female Terminal : 1 buah
4. Resistor :
   a) 330 Ω (7 buah)
   b) 100 Ω (1 buah)
5. Potentiometer 10k Ω : 1 buah
6. LED : 3 buah
7. Kapasitor 470 uF : 1 buah
8. Saklar push button : 1 buah
9. Komponen IC :
   a) IC 7413 1 buah
   b) IC 7474 2 buah
   c) IC 7476 2 buah

D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN


1. Menyiapkan alat-alat dan komponen yang dibutuhkan
2. Merangkai rangkaian pembangkit clock otomatis




3. Merangkaikan rangkaian berikut pada *breadboard*
   a. Rangkaian down counter asinkron modulo 4 menggunakan IC 7474




b. Rangkaian down counter asinkron modulo 4 menggunakan IC 7476




c. Rangkaian octal down counter atau down counter asinkron modulo 8 dengan decoder BCD to 7 segment



d. Rangkaian hexadecimal down counter atau down counter asinkron modulo 16 dengan decoder BCD to 7 segment








e. Rangkaian hexadecimal up counter atau up counter asinkron modulo 16 dengan decoder BCD to 7 segment




4. Uji tabel kebenaran dari tabel data uji.




E. SOAL DAN HASIL PERCOBAAN



1. Rangkaian down counter asinkron modulo 4 menggunakan IC 7474


Clk	Q_1	Q_0	Foto
	0	0	
↑	1	1	
↑	1	0	
↑	0	1	
↑	0	0	








2. Rangkaian down counter asinkron modulo 4 menggunakan IC 7476





Clk	Q_1	Q_0	Foto
	0	0	
↓	1	1	
↓	1	0	


Clk	Q_1	Q_0	Foto
↓	0	1	
↓	0	0	






3. **Rangkaian octal down counter atau down counter asinkron modulo 8 dengan decoder BCD to 7 segment**






Clk	Q_2	Q_1	Q_0	Foto
	0	0	0	
↑	1	1	1	
↑	1	1	0	
↑	1	0	1	
↑	1	0	0	






Clk	Q_2	Q_1	Q_0	Foto
↑	0	1	1	
↑	0	1	0	
↑	0	0	1	
↑	0	0	0	








4. **Rangkaian hexadecimal down counter atau down counter asinkron modulo 16 dengan decoder BCD to 7 segment**

Clk	Q_3	Q_2	Q_1	Q_0	Foto
	0	0	0	0	
↑	1	1	1	1	
↑	1	1	1	0	





Clk	Q_3	Q_2	Q_1	Q_0	Foto
↑	1	1	0	1	
↑	1	1	0	0	
↑	1	0	1	1	
↑	1	0	1	0	
↑	1	0	0	1	





Clk	Q_3	Q_2	Q_1	Q_0	Foto
↑	1	0	0	0	
↑	0	1	1	1	
↑	0	1	1	0	
↑	0	1	0	1	
↑	0	1	0	0	





Clk	Q_3	Q_2	Q_1	Q_0	Foto
↑	0	0	1	1	
↑	0	0	1	0	
↑	0	0	0	1	
↑	0	0	0	0	








5. **Rangkaian hexadecimal up counter atau up counter asinkron modulo 16 dengan decoder BCD to 7 segment**


Clk	Q_3	Q_2	Q_1	Q_0	Foto
	0	0	0	0	
↑	0	0	0	1	
↑	0	0	1	0	
↑	0	0	1	1	

Clk	Q_3	Q_2	Q_1	Q_0	Foto
↑	0	1	0	0	
↑	0	1	0	1	
↑	0	1	1	0	
↑	0	1	1	1	

Clk	Q_3	Q_2	Q_1	Q_0	Foto
↑	1	0	0	0	
↑	1	0	0	1	
↑	1	0	1	0	
↑	1	0	1	1	

Clk	Q_3	Q_2	Q_1	Q_0	Foto
↑	1	1	0	0	
↑	1	1	0	1	
↑	1	1	1	0	
↑	1	1	1	1	

Clk	Q_3	Q_2	Q_1	Q_0	Foto
↑	0	0	0	0	



F. ANALISA DATA

1. Rangkaian down counter asinkron modulo 4 menggunakan IC 7474

Rangkaian down counter asinkron modulo 4 merupakan rangkaian yang dapat menghitung mundur dari 3 ke 0 dalam bentuk biner. Untuk merangkai rangkaian down counter asinkron menggunakan IC 7474, $\overline{Q}$ pada setiap flip flop dimasukkan ke input D, lalu preset dan clear dihubungkan ke logic 1 atau Vcc. Setelah itu, output Q pada setiap flip-flop dihubungkan ke clock flip-flop berikutnya. Q juga sebagai output. Walaupun Q_0 lebih dahulu diproses, Q_0 disusun paling akhir pada output karena merupakan LSB. Output LED disusun Q_1 di kiri, kemudian Q_0.

Mula-mula, output akan menampilkan nilai 00 karena clock belum aktif, jadi flip-flop menampilan memory. Kemudian, output menampilkan berlogic 11, lalu 10, lalu 01, lalu 00 lagi, dan berulang. Output akan berubah secara otomatis karena clock yang digunakan juga merupakan clock otomatis. Dapat dilihat bahwa jika dikonversi ke decimal, output seperti menghitung mundur dari 3, 2, 1, 0, lalu kembali ke 3 dan terus berulang.

2. **Rangkaian down counter asinkron modulo 4 menggunakan IC 7476**

Sama seperti rangkaian sebelumnya, rangkaian ini juga menghitung mundur dari 3 ke 0 secara biner. Perbedaannya terletak pada rangkaiannya. Rangkaian ini menggunakan IC 7476 yang merupakan JK-FF yang akhir di sisi turun. Untuk merangkai rangkaian down counter asinkron modulus 4 menggunakan IC 7476, input J dan K dihubungkan kemudian diberi logic 1 atau dihubung ke Vcc, lalu preset dan clear juga diberi logic 1 atau Vcc. Setelah itu, output $\overline{Q}$ pada setiap flip-flop dibuhungkan ke clock flip-flop berikutnya. Q juga sebagai output. Walaupun Q_0 lebih dahulu diproses, Q_0 disusun paling akhir pada output karena merupakan LSB. Output LED disusun Q_1 di kiri, kemudian Q_0.

Mula-mula, output akan menampilkan nilai 00 karena clock belum aktif, jadi flip-flop menampilan memory. Kemudian, output menampilkan berlogic 11, lalu 10, lalu 01, lalu 00 lagi, dan berulang. Output akan berubah secara otomatis karena clock yang digunakan juga merupakan clock otomatis. Dapat dilihat bahwa jika dikonversi ke decimal, output seperti menghitung mundur dari 3, 2, 1, 0, lalu kembali ke 3 dan terus berulang.

3. **Rangkaian octal down counter atau down counter asinkron modulo 8 dengan decoder BCD to 7 segment**

Untuk rangkaian ini, prinsip kerja pada IC flip-flop sama seperti sebelumnya. IC yang digunakan adalah IC 7474 atau D-FF aktif di sisi naik. Kali ini IC yang digubakan berjumlah 2 buah karena rangkaiannya memerlukan 3 flip-flop, sedangkan dalam 1 IC 7474 hanya terdapat 2 flip-flop. Output yang dihasilkan dari rangkaian down counter adalah $Q_2Q_1Q_0$. Output tersebut merupakan bilangan biner.

Output biner yang telah diperoleh dari rangkaian down counter tersebut dijadikan input pada decoder BCD to 7 segment. Pada praktikum kali ini digunakan IC 7447 yang merupakan IC BCD to 7 segment active low. Output IC 7447 kemudian dihubungkan ke 7 segment agar bisa diamati outputnya dalam bentuk decimal, bukan lagi biner.

Dari praktikum yang telah dilakukan dapat dilihat bahwa rangkaian ini memiliki output yang menampilkan bilangan decimal dari 7, 6, 5, berurutan sampai 0, kemudian berulang lagi dari 7. Display 7 segment berubah secara otomatis karena menggunakan clock otomatis, jadi output seperti menghitung mundur sendiri. Rangkaian ini juga dapat disebut oktal counter karena 0 sampai 7 merupakan bilangan oktal.

4. **Rangkaian hexadecimal down counter atau down counter asinkron modulo 16 dengan decoder BCD to 7 segment**

Rangkaian ini juga pada dasarnya masih sama dengan rangkaian sebelumnya, namun ditambah lagi 1 flip-flop karena ingin menghasilkan output biner 4 bit. Output tersebut adalah $Q_3Q_2Q_1Q_0$ yang dapat dibaca sebagai bilangan biner.

Output tersebut diteruskan menjadi input decoder BCD to 7 segment yang menggunakan IC 7447. Output dari IC 7447 tersebut diteruskan ke 7 segment display agar dapat diamati outputnya berupa tampilan decimal, bukan lagi biner.

Dari praktikum yang dilakukan dapat dilihat output dari 7 segment display yang menampilkan bilangan dari 15, 14, 13, beruurutan sampai 0, kemudian berulang lagi terus menerus. Untuk bilangan yang memiliki 2 digit, displaynya adalah seperti yang terdapat di gambar. Karena menghitung modulo 16, rangkaian ini juga dapat disebut hexadecimal down counter.

5. **Rangkaian hexadecimal up counter atau up counter asinkron modulo 16 dengan decoder BCD to 7 segment**

Rangkaian ini hampir sama dengan rangkaian sebelumnya, hanya saja diubah dari down counter menjadi up counter. Yang perlu diubah dari rangkaian hanya yang asalnya clock terhubung ke $\overline{Q}$ dari flip-flop sebelumnya, diubah menjadi terhubung ke Q.

Rangkaian ini akan menampilkan bilangan kexadecimal dari 0, 1, 2, berurutan sampai F, kemudian Kembali ke 0 dan berulang. Perubahan display tejadi secara otoamtis karena menggunakan clock otomatis.

G. KESIMPULAN

- Down counter asinkron merupakan rangkaian yang dapat mencacah bilangan dari paling besar ke kecil, atau menghitung mundur
- Counter asinkron dapat dihubungkan ke 7 segment menggunakan decoder BCD to 7 segment
- Output biner dari rangkaian counter asinkron diproses di decoder kemudian outputnya tertampil di 7 segment display

H. SARAN

1. Cek terlebih dahulu kondisi alat-alat dan komponen yang akan digunakan sebelum praktikum
2. Ketahui nomor-nomor kaki pada IC dari datasheet kemudian tuliskan nomor kaki pada skema rangkaian untuk mempermudah perangkaian

DAFTAR PUSTAKA

[1] T. L. Floyd, *Digital fundamentals*. Boston: Pearson, 2015.

[2] "9.4: Edge Triggered Flip-Flop," *Engineering LibreTexts*, Jun. 26, 2020. https://eng.libretexts.org/Bookshelves/Electrical_Engineering/Electronics/Book%3A_Digital_Circuit_Projects_-_An_Overview_of_Digital_Circuits_Through_Implementing_Integrated_Circuits_(Kahn)/09%3A_Memory_Basics_-_Flip-Flops_and_Latches/9.04%3A_Edge_Triggered_Flip-Flop

[3] "Pencacah (Counter) Asinkron." https://abdulelektro.blogspot.com/2019/06/pencacah-counter-asinkron.html (accessed Sep. 10, 2023).